PAL16RP8A / PAL20RS10xNS

Combine, mémorise ou séquence des signaux numériques.

Tutoriel / documentation

Logique & temporisation

Documentation courte et préparation du premier essai

  1. Repérer le composant PAL16RP8A et son boîtier.
  2. Lire la table de vérité ou le diagramme de chronologie.
  3. Vérifier famille logique, alimentation et états des entrées inutilisées.
  4. Consulter le schéma d’application de la documentation liée avant tout essai.

PAL16RP8A

Programmable Array Logic (PAL), 16 array inputs (8 dedicated inputs), 8 registered outputs, programmable output polarity, DIP-20 / PLCC-20

  • Programmable Array Logic (PAL), 16 array inputs (8 dedicated inputs), 8 registered outputs, programmable output polarity, DIP-20 / PLCC-20
  • Lire la table de vérité ou le diagramme de chronologie.
  • Vérifier famille logique, alimentation et états des entrées inutilisées.
  • Le brochage et les valeurs limites de la documentation constructeur priment sur cette fiche.
Documentation technique

PAL20RS10xNS

Programmable Array Logic (PAL), 20 array inputs (10 dedicated inputs), 10 registered outputs (programmable polarity), product-term steering, DIP-24 (300 mils)

  • Programmable Array Logic (PAL), 20 array inputs (10 dedicated inputs), 10 registered outputs (programmable polarity), product-term steering, DIP-24 (300 mils)
  • Lire la table de vérité ou le diagramme de chronologie.
  • Vérifier famille logique, alimentation et états des entrées inutilisées.
  • Le brochage et les valeurs limites de la documentation constructeur priment sur cette fiche.
Documentation technique