Si5342A-D / Si5342B-D

Combine, mémorise ou séquence des signaux numériques.

Tutoriel / documentation

Logique & temporisation

Documentation courte et préparation du premier essai

  1. Repérer le composant Si5342A-D et son boîtier.
  2. Lire la table de vérité ou le diagramme de chronologie.
  3. Vérifier famille logique, alimentation et états des entrées inutilisées.
  4. Consulter le schéma d’application de la documentation liée avant tout essai.

Si5342A-D

Jitter Attenuator/Clock Multiplier, 2 channel, Fractional, 0.001-1028 MHz, QFN-44

  • Jitter Attenuator/Clock Multiplier, 2 channel, Fractional, 0.001-1028 MHz, QFN-44
  • Lire la table de vérité ou le diagramme de chronologie.
  • Vérifier famille logique, alimentation et états des entrées inutilisées.
  • Le brochage et les valeurs limites de la documentation constructeur priment sur cette fiche.
Documentation technique

Si5342B-D

Jitter Attenuator/Clock Multiplier, 2 channel, Fractional, 0.001-350 MHz, QFN-44

  • Jitter Attenuator/Clock Multiplier, 2 channel, Fractional, 0.001-350 MHz, QFN-44
  • Lire la table de vérité ou le diagramme de chronologie.
  • Vérifier famille logique, alimentation et états des entrées inutilisées.
  • Le brochage et les valeurs limites de la documentation constructeur priment sur cette fiche.
Documentation technique